創統研發部為了驗證環流形成機理，采用Matlab中Simulink建立了仿真電路，主要仿真參數見表1

由下圖所示的仿真結果可知，因為脈沖延遲的存在，造成兩個功率模塊輸出電流發生畸變，如圖(a)所示，該畸變由圖(b)所示環流引起，會造成并聯的功率模塊發熱，影響系統穩定運行，但總輸出電流波形如圖(c)卻沒有畸變，環流對總輸出無影響。

其次，采用兩臺250kVA功率模塊并聯做實際測試，兩個功率模塊采用同一控制器發出PWM信號，因兩臺功率模塊驅動電路參數不完全相同所造成的兩個模塊的開關時刻差異很小，限制環流不能超過功率模塊額定值的10%，若模塊功率為250kVA時，可計算出串聯的電抗器為34μH，實驗中，對兩并聯功率模塊各相中輸出電流有效值I₁、I₂進行了實測，若定義電流有效值不均衡度為：

則可得到表2所示數據，各相并聯功率模塊輸出電流有效值不均流度最大值不超過9.3%，且負載越大，且電流不均衡度越小，達到了實際要求。